gate die
German translation: s.u.
| 16:36 Nov 1, 2007 |
| English to German translations [PRO] Tech/Engineering - Electronics / Elect Eng / bond pads | |||||||
|---|---|---|---|---|---|---|---|
|
| ||||||
|  Selected response from: Detlef Mahne (X) India Local time: 20:28 | ||||||
Grading comment
| |||||||
| Summary of answers provided | ||||
|---|---|---|---|---|
| 4 | s.u. |
| ||
| 4 | Gate-Die (Bondpads) |
|
| Discussion entries: 3 | |
|---|---|
Answers
1 day 5 hrs confidence: 
s.u. Explanation: Anhand dieser Dissatationen und Ausarbeitungen kannst du dir einen Überblick verschaffen: http://ubdata.uni-paderborn.de/ediss/14/2006/panneman/disser... http://elib.uni-stuttgart.de/opus/volltexte/2001/862/pdf/arb... http://elib.uni-stuttgart.de/opus/volltexte/2007/3250/pdf/Th... http://www.vde.com/NR/rdonlyres/CA8618D0-7BFA-47DB-A9CE-163D... http://www.iue.tuwien.ac.at/phd/deutschm/diss2d3.html Mir stellte sich die Frage, was wird eigentlich mit was gebondet, damit man den ganzen Vorgang versteht und somit die Begriffe richtig zuordnen kann. Also fand ich dieses in Wikipedia: Der Ausdruck Chipbonden oder Die-Bonden (manchmal auch Nacktchipbonden) bezeichnet in der Elektrotechnik einen Verfahrensschritt der COB-Technologie, wobei Nacktchips (engl. bare die) auf einem Substrat befestigt werden. Bei dieser Technik werden Nacktchips (Die) auf ein Substrat (Leiterplatte, Keramiksubstrat...) geklebt, gelötet, geglast oder legiert. Oft wird mit Hilfe von Ultraschall (US) ein Verschweißen erreicht. Das Die-Bonden ist in der Regel der letzte Schritt vor der elektrischen Kontaktierung. Handelt es sich um einen Flip-Chip-Aufbau, kann mit Hilfe von Lot auch direkt kontaktiert werden. Dazu wird ein zuvor platziertes Lotdepot aufgeschmolzen. Hier wird das Verfahren genau geschildert: http://www-1.tu-cottbus.de/BTU/Fak3/FvMisyte/mstLehre/Dokume... Also muss der Nacktchip (Die) mit einem Substrat (Leiterplatte, Keramiksubstrat...) gebondet werden. Da Leiterplatten aus elektr. Bauteilen bestehen, die also auch Halbleiterbauelemente wie Transistoren (mit Source-, Drain- und Gate-Kontakten bzw. Pads) etc. enthalten, müssen diese mit Hilfe eines Bonddrahtes verbunden werden, der wiederum mit Die-Pads und Source-/Gate-Pads gebondet wird (als sogenannte Lötstelle). Hierzu: http://www.iue.tuwien.ac.at/phd/deutschm/diss2d3.html Also bedeutet der Begriff "source die bzw. gate die" nichts anderes als die "Bondierung zwischen Source-Kontakt und Die-Kontakt" und darf mit Sicherheit nicht als "Source-Die bzw. Gate-Die" bezeichnet werden. -------------------------------------------------- Note added at 1 Tag10 Stunden (2007-11-03 03:13:55 GMT) -------------------------------------------------- Ein Übersetzungsvorschlag, der mir über Nacht einfiel: Überprüfen Sie die Schadstellen (zwischen Source, Gate, Die....) Fänd ich persönlich besser als Überprüfen Sie die Schadstellen (zwischen Source und Die, Gate und Die,...) -------------------------------------------------- Note added at 1 Tag11 Stunden (2007-11-03 04:16:58 GMT) -------------------------------------------------- Weitere Quelle zur Schadstellen-Analyse von mehrlagigen Halbleiterbauteilen: http://edocs.tu-berlin.de/diss/2000/berger_dirk.pdf -------------------------------------------------- Note added at 2 Tage12 Stunden (2007-11-04 04:47:45 GMT) -------------------------------------------------- Da ich mit meiner Meinung nicht alleine dastehe (siehe Edward mit prakt. Erfahrung), ist die Bezeichnung "Gate-Die bzw. Source-Die" irreführend und vom "deutschen wissenschaftlichen Standpunkt" nicht vertreten. (siehe alle Dissertations-Links - Suche alle Source und Gate - Kombinationen (Strom, Spannung , Kontakte(pads) - mMn wird dort sehr deutlich, dass es sich um Anschlüsse von Halbleiterbauelementen handelt und nicht zu verwechseln ist mit Halbleiterchip (Die)). Damit diese alle mit Strom versorgt werden, müssen sie dementsprechend gebondet werden (Prinzip des Drahtbondens). In halbwegs chronoligischer Reihenfolge: Wafer Als Wafer (engl. „Waffel“ oder „Oblate“) wird in der Halbleiter-, Photovoltaikindustrie und Mikromechanik die kreisrunde oder quadratische, ca. 1 mm dicke Scheibe bezeichnet, auf der elektronische Bauelemente, vor allem integrierte Schaltkreise (IC, "Chip") oder mikromechanische Bauelemente oder photoelektrische Beschichtungen durch verschiedene technische Verfahren hergestellt werden. Integrierter Schaltkreis Ein integrierter Schaltkreis (auch integrierte Schaltung, engl. integrated circuit, kurz IC) ist eine auf kleinstem Raum auf einem einzigen Stück Halbleitersubstrat (Chip, engl. Die) untergebrachte (integrierte) elektronische Schaltung. Man nennt sie daher im Gegensatz zu gelöteten Leiterplatten und ähnlichem auch Festkörperschaltkreis oder monolithischer Schaltkreis. Merkmal ist, dass auf oder in einem einkristallinen Substrat eine große Zahl an verschiedenartigen oder gleichen aktiven und passiven "Halbleiterbauelementen (dazu gehören auch Transistoren mit Source, Gate und Drain mit ihren Pads - siehe unten Prinzip des Drahtbondens), Widerständen und Kondensatoren sowie verbindenden Leiterzügen hergestellt werden. Die (einzelner ungehäuster Halbleiterchip) Die (engl. „Würfel, Plättchen“, Plural: dice) ist in der Halbleitertechnik die Bezeichnung eines einzelnen ungehäusten Halbleiterchips. Ein Die wird üblicherweise durch Sägen eines fertig verarbeiteten Wafers gewonnen. Als Known Good Die (KGD) bezeichnet man ein entsprechend den Vorgaben getestetes und als gut befundenes Halbleiterplättchen, welches je nach Produkt ein einzelnes Bauelement, z. B. einen Transistor, oder auch eine komplexe Schaltung wie einen Mikroprozessor enthalten kann. Transistoren Ein Transistor ist ein elektronisches Halbleiterbauelement, bestehend aus einem Halbleiter als Grundmaterial, das zum Schalten und zum Verstärken von elektrischen Strömen und Spannungen verwendet wird. Der Transistor erlaubt durch kleine Steuerspannungen bzw. kleine Steuerströme größere elektrische Ströme ohne mechanische Bewegungen zu beeinflussen. Die Bezeichnung ist eine Kurzform für die englische Bezeichnung Transfer Varistor oder Transformation Resistor die den Transistor als einen durch Spannung oder Strom steuerbaren elektrischen Widerstand (engl. resistor) beschreibt. Metal Oxide Semiconductor Field Effect Transistor Ein MOSFET ist ein aktives Bauelement. Er arbeitet wie ein spannungsgesteuerter Widerstand. Er besitzt drei Anschlüsse (Elektroden): G (Gate, dt. Steuerelektrode), D (Drain), S (Source). Bei einigen Bauformen wird ein zusätzlicher Anschluss B (bulk, Substrat) nach außen geführt. Meistens ist das Bulk jedoch intern mit dem Source verbunden. Mit MOSFETs, die einen separaten Bulkanschluss besitzen, lassen sich zwischen Source und Drain kleinere Wechselspannungen steuern und schalten, wenn der Substratanschluss – im Falle von n-Kanal-MOSFET – negativer als die Wechselspannung gehalten wird. (siehe vor allem die Zeichnung, was ein Transistor ausmacht) Chipbonden Der Ausdruck Chipbonden oder Die-Bonden (manchmal auch Nacktchipbonden) bezeichnet in der Elektrotechnik einen Verfahrensschritt der COB-Technologie, wobei Nacktchips (engl. bare die) auf einem Substrat befestigt werden. Bei dieser Technik werden Nacktchips (Die) auf ein Substrat (Leiterplatte, Keramiksubstrat...) geklebt, gelötet, geglast oder legiert. Oft wird mit Hilfe von Ultraschall (US) ein Verschweißen erreicht. Das Die-Bonden ist in der Regel der letzte Schritt vor der elektrischen Kontaktierung. Handelt es sich um einen Flip-Chip-Aufbau, kann mit Hilfe von Lot auch direkt kontaktiert werden. Dazu wird ein zuvor platziertes Lotdepot aufgeschmolzen. Prinzip des Drahtbondens Die bei einem Chip von außen sichtbaren Anschlüsse ("pins") sind über Bonddrähte im Innern des Chips mit den "Anschlüssen (Pads)" des "Siliziumchips (engl. auch "die")" verbunden. Die Durchmesser solcher Drähte liegen zumeist im Bereich zwischen 25/1000 und 50/1000 mm (25 und 50 µm). Im Bereich der Leistungselektronik kommen reine (99,99 % Al-Anteil und höher) Aluminium-Materialien zur Anwendung, bei diskreten Halbleitern (Dioden, Transistoren) wird zumeist hochreines Gold verwendet. Das Prinzip des Drahtbondens ist die Verbindung zwischen Nacktchips (Die) und Verdrahtungsträger mit Hilfe eines hauchdünnen Drahtes. Dieser wird von der Anschlussfläche des Chips zur Anschlussfläche des Substrates gezogen und "verschweißt". Dabei werden hauptsächlich die beiden Unterverfahren Thermosonicbonden und Ultrasonicbonden angewendet. Die Flip-Chip-Montage (dt. „Wende-Montage“) ist ein Verfahren der Aufbau- und Verbindungstechnik (AVT) zur Kontaktierung von ungehäusten Halbleiter-Chips (engl. bare die) mittels Kontaktierhügel - sogenannter „Bumps“. Flip-Chip-Montage Bei der Flip-Chip-Montage wird der Chip direkt, ohne weitere Anschlussdrähte, mit der aktiven Kontaktierungsseite nach unten - zum Substrat/Schaltungsträger hin - montiert. Daher auch der Name Flip-Chip (engl. „to flip“ heißt „umdrehen“). Dies führt zu besonders geringen Abmessungen des Gehäuses und kurzen Leiterlängen. Bei sehr komplexen Schaltkreisen bietet diese Technologie oft die einzige sinnvolle Verbindungsmöglichkeit an, weil zum Teil mehrere tausend Kontakte realisiert werden müssen. So kann die gesamte Fläche des Dies zur Kontaktierung genutzt werden. Im Gegensatz zum Drahtbonden, wo dies nicht oder nur sehr begrenzt möglich ist, weil sich die Drähte kreuzen und sehr wahrscheinlich miteinander in Berührung kommen würden. Weiterhin werden beim Drahtbonden die Verbindungen nacheinander hergestellt. Bei der Flip-Chip-Bondtechnik erfolgt die Verbindung aller Kontakte gleichzeitig. Das spart Zeit. Um die Chips zu bonden, werden neben beschriebenen Prozessen Löten und leitfähigem Kleben (s. unten) auch Pressschweißen (thermode bonding) als Fügeverfahren angewendet. Weitere Packagebauformen sind unter Chipgehäuse aufgelistet. Ultrasonicbonden * Schritt 1: Das Ende des Bonddrahtes (rot dargestellt) an der Nadelspitze (blau dargestellt) wird auf die zu kontaktierende Fläche ("Bondpad", schwarz dargestellt) gepresst. * Schritt 2: Die erste elektrische Verbindung entsteht, indem der Draht mittels eines kurzen Ultraschallpulses mikroverschweißt wird. * Schritt 3: Anschließend wird die Nadel zum zweiten Kontaktierungsort bewegt, wobei Bonddraht durch die Nadelspitze nachgeführt wird. Dort wird er ebenfalls angepresst und mit einem Ultraschallpuls verbunden. * Schritt 4: Die elektrische Verbindung ist nun hergestellt. Der Bondvorgang wird durch Entfernen der Nadel abgeschlossen, wobei der Draht abreißt (keine Drahtnachführung mehr). |
| |
Grading comment
| ||
| Login to enter a peer comment (or grade) | ||
1 hr confidence:
| gate die (bond pads) Gate-Die (Bondpads) Explanation: Themengebiet: Halbleitertechnik "Gate", "Source" und "Drain" sind die Bestandteile eines Transistors mit den Anschlüssen, die beim Bonden verdrahtet werden. Zu "Bondpads" wirst du unter http://de.wikipedia.org/wiki/Drahtbonden fündig. Das "Die" ist der Halbleiterchip in seiner unverpackten Urform. -------------------------------------------------- Note added at 1 Stunde (2007-11-01 17:55:45 GMT) -------------------------------------------------- Die: http://de.wikipedia.org/wiki/Die_(Halbleitertechnik) -------------------------------------------------- Note added at 1 Tag8 Stunden (2007-11-03 01:04:28 GMT) -------------------------------------------------- Ich habe es so verstanden: Wenn z. B. von einem "100K gate die" die Rede ist, ist damit ein Die gemeint, auf dem 100K Gates untergebracht sind. Da fände ich auch auf Deutsch den Begriff Gate-Die einfach nur naheliegend. Beispiele für eine derartige Verwendung von "gate die": - http://www.patentstorm.us/patents/5304871-description.html ("10 K gate die") - http://tima.imag.fr/Conferences/therminic/Therminic02/Poster... ("5 million gate die", Seite 6) -------------------------------------------------- Note added at 3 Tage15 Stunden (2007-11-05 08:27:28 GMT) -------------------------------------------------- Hier noch einmal ein Textauszug, für den von Detlef bezweifelten quasi synonymen Gebrauch von "logic gate" und "gate" sowie von "gate die" für ein Gate-Array: "For example, a device having 60K **logic gates** can be fabricated by interconnecting four extendible architecture chips, each having a capacity of 15K **gates**. Relative to the size of the 60K gate single chip discussed previously (2.5 cm on a side), each of the four component chips should be square and approximately 1.25 cm on a side. This means that each chip would have an area of 1.56 cm.sup.2. However, a 15 k **gate die** which is to be combined with other identical dies into a larger device will have a surface area slightly greater than this owing to the additional area required for the I/O drivers and their connections to the die." (Quelle: http://www.freepatentsonline.com/5512765.html) -------------------------------------------------- Note added at 3 Tage15 Stunden (2007-11-05 08:33:48 GMT) -------------------------------------------------- In dieser PDF gibt es auch Bilder von einem solchen Die mit einem Gate-Array und seinen Bondpads: http://www.ti.et-inf.uni-siegen.de/Lehre/CDT/WS_Neu/61-78.pd... |
| ||
Notes to answerer
| |||
| Login to enter a peer comment (or grade) | |||
Login or register (free and only takes a few minutes) to participate in this question.
You will also have access to many other tools and opportunities designed for those who have language-related jobs (or are passionate about them). Participation is free and the site has a strict confidentiality policy.
KudoZ™ translation help
The KudoZ network provides a framework for translators and others to assist each other with translations or explanations of terms and short phrases.
See also:
Search millions of term translations