GLOSSARY ENTRY (DERIVED FROM QUESTION BELOW) | ||||||
---|---|---|---|---|---|---|
|
11:24 Nov 4, 2007 |
English to German translations [PRO] Tech/Engineering - Electronics / Elect Eng | |||||||
---|---|---|---|---|---|---|---|
|
| ||||||
| Selected response from: sci-trans Local time: 18:21 | ||||||
Grading comment
|
Summary of answers provided | ||||
---|---|---|---|---|
4 | (Fein-)Verzögerung um einen Bruchteil der Taktperiode |
| ||
2 | Bruchteil einer Taktverzögerung |
|
Discussion entries: 1 | |
---|---|
Bruchteil einer Taktverzögerung Explanation: Vielleicht geht es in dieser Richtung. Bruchteil einer (irgendwie anderweitig festgelegten) Taktverzögerung. |
| |
Login to enter a peer comment (or grade) |
(Fein-)Verzögerung um einen Bruchteil der Taktperiode Explanation: (Feinverzögerung, einstellbar zwischen Null und der Dauer der Taktperiode) Meine Interpretation: Die Signalabtastung erfolgt mit variabler (Gesamt-)Verzögerung d, die (1) grob als ganzzahliges Vielfaches n der Taktperiode T (n = 0, 1, ... N) und (2) fein als Bruchteil f der Taktperiode (0 <= f <= T) einstellbar ist, so dass d = (n + f) * T. Die mit einer Verzögerungsleitung (delay line) zusätzlich erzeugte Feinverzögerung ermöglicht also eine fein variierbare Zeitsteuerung (Timing) von S/H-Schaltung und A/D-Wandler und damit hochaufgelöste Signalabtastungen. Anm.: Für die Grobverzögerung ist ein Verzögerungszähler (delay counter) zuständig, für die Feinverzögerung eine Verzögerungsleitung (delay line). vgl.: The state zero signal is active when the PN sequence generator is at the zero state, when all the flip flop outputs are, for example, all ones. The flip flop outputs may suitably be supplied to a nine input AND gate, for example, to determine when they are all ones. Therefore, in operation, when the PN sequence generator reaches the zero state, the ***delay counter*** is notified that the zero state is reached and may begin counting, to delay full clock cycles, from 0 to 510 in the illustrated embodiment, allowing delay covering the 511 possible states of the PN sequence used in the illustrated embodiment. The delay line provides ***intra-clock period delays, from 0 ns up to a one clock period*** delay. Therefore, the timing of the sample and hold amplifier and analog to digital converter 32 may be adjusted by delaying fractional clock cycles, to very fine resolution, providing 2.5 nanosecond resolution based on a 50 MHz clock, for example (clock 28 of FIG. 2). As repeated applications of the PN sequence are made, the ***delay counter and delay line vary the sample point*** along the reflected signal data, allowing fine time resolution of the returned signal data. http://www.freepatentsonline.com/6820225.html s. a.: ...Zuführen eines Taktsignals mit konstanter Frequenz, sowie mit einer Verzögerungsschaltung (11,12), welche eine ***Grobverzögerungsstufe*** (11) mit einer Mehrzahl von hintereinander geschalteten Grobverzögerungselementen (110) sowie eine ***Feinverzögerungsstufe*** (12) ..., dass die von der Grobverzögerungsstufe (11) und der Feinverzögerungsstufe (12) bewirkte ***Gesamtverzögerung*** so bemessen ist, ... http://www.freepatentsonline.com/EP1525662.html 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Bursts nach der ***Verzögerung um einen Bruchteil*** bzw. um ein Vielfaches dieses Bruchteils nochmals um 1/4 ***des Systemtakts*** verzögert werden. http://www.wikipatents.com/ca/1294379.html Das Verzögerungselement bewirkt eine ***Verzögerung um eine halbe Taktperiode*** ... www.wipo.int/pctdb/en/wo.jsp?wo=1999014852&IA=WO1999014852&... |
| |
Grading comment
| ||
Login to enter a peer comment (or grade) |
Login or register (free and only takes a few minutes) to participate in this question.
You will also have access to many other tools and opportunities designed for those who have language-related jobs (or are passionate about them). Participation is free and the site has a strict confidentiality policy.