The person shown here is a basic user of this site. He or she may be contacted directly for language-related services.
|
| fads fasdf asd
NA Local time: 23:56 BRST (GMT-2)
Native in: Portuguese  | | |
| Freelancer | | Detailed fields not specified. | | USD | | PRO-level points: 24, Questions answered: 64 | Sample translations submitted: 5 | English to Portuguese: PCI Express (Jan/2009) | Source text - English
The PCI Express bus is not a single parallel data bus through which all data is routed at a set rate as the PCI bus was. Instead, it is an assembly of serial, point-to-point wired, individually clocked lanes, each consisting of two pairs of data lines that carry data upstream and downstream.
[date of the sample: Jan/2009] | Translation - Portuguese
O barramento PCI Express (Peripheral Component Interconnect Express - Interconector de Componentes Periféricos Expresso) não se limita a um único barramento paralelo por onde todos os dados são roteados à taxas fixas similar ao modo como o barramento PCI operava. Ao invés disso, temos um conjunto serial, organizado ponto-a-ponto, com trilhas de ciclos individuais, cada qual consistindo de dois pares de linhas de tráfego por onde fluem dados nos dois sentidos (entrada e saída). | | English to Portuguese: PCI Express (cont.) | Source text - English
PCI Express slots are attached to a switch that controls the data flow. This design is an improvement over the shared PCI bus because each device pretty much has its own direct access to the bus instead of multiple components having to share the bus. This configuration allows each device to use its full bandwidth capabilities without having to compete for the maximum bandwidth offered by a single shared bus. When you add in the lanes of traffic that each device has access to, then one device can truly control much more bandwidth than on the older PCI bus.
[date of this sample: Jan/2009] | Translation - Portuguese
Os slots PCI Express são ligados a um comutador que controla o fluxo de dados. Esse design é um aprimoramento ante o barramento PCI compartilhado uma vez que cada dispositivo tem praticamente seu próprio acesso direto ao barramento ao invés de ter que compartilhá-lo com múltiplos componentes. Essa configuração permite que cada dispositivo possa usar toda a largura de banda oferecida ao invés de ter que competir pela máxima banda oferecida por um único barramento compartilhado. Quando você inclui trilhas de tráfego onde cada dispositivo tem seu acesso separado, então um dispositivo pode realmente controlar muito mais largura de banda do que se podia no antigo barramento PCI. | | English to Portuguese: PCI Express Base 2.0 specification | Source text - English
The specification seamlessly extends the data rate to 5GT/s in a manner compatible with all existing PCIe 1.1 products currently supporting 2.5GT/s signaling. The key benefit of PCIe 2.0 is its faster signaling, effectively increasing the aggregate bandwidth of a 16-lane link to approximately 16 GB/s.
The higher bandwidth will allow product designers to implement narrower interconnect links to achieve high performance while reducing cost.
In addition to the faster signaling rate, PCI-SIG working groups also added several new protocol layer improvements to the PCIe Base 2.0 specification which will allow developers to design more intelligent devices to optimize platform performance and power consumption while maintaining interoperability, low cost and fast market introduction.
These architecture improvements include:
* Dynamic link speed management allows developers to control the speed at which the link is operating;
* Link bandwidth notification alerts platform software (operating system, device drivers, etc) of changes in link speed and width;
* Capability structure expansion increases control registers to better manage devices, slots and the interconnect ;
* Access control services allows for optional controls to manage peer-to-peer transactions ;
* Completion timeout control allows developers to define a required disable mechanism for transaction timeouts ;
* Function-level reset provides an optional mechanism to reset functions within a multifunction device;
* Power limit redefinition enables slot power limit values to accommodate devices that consume higher power;
[date of this sample: Jan/2009] | Translation - Portuguese
A especificação perfeitamente extende a taxa de transferência de dados para 5GT/s de um modo compatível com todos os produtos PCIe 1.1 já existentes que atualmente suportam a sinalização de 2.5GT/s. O principal benefício do PCIe 2.0 é sua rápida sinalização, efetivamente aumentando a largura de banda agregada num link de 16 trilhas para aproximadamente 16 GB/s.
A alta largura de banda permitirá que os projetistas de soluções implementem elos de interligação mais estreitos, para alcançar alto desempenho enquanto reduz custos.
Além da alta taxa de sinalização, o grupo de trabalho do PCI-SIG também adicionou várias novas melhorias na camada de protocolo na especificação do PCIe Base 2.0 as quais permitirão que projetistas desenvolvam dispositivos mais inteligentes, otimizando o desempenho da plataforma e o consumo de energia ao mesmo tempo que mantêm interoperabilidade, baixo custo e rápida introdução no mercado.
Esses aprimoramentos de arquitetura incluem:
* O gerenciamento dinâmico da velocidade de conexão permite que desenvolvedores controlem a velocidade na qual a conexão está operando ;
* A notificação de largura de banda alerta o software de plataforma (sistema operacional, drivers de dispositivo, etc) acerca de alterações na velocidade ou na largura de conexão ;
* A expansão de capacidade na estrutura adiciona registradores para melhor gerenciar dispositivos, slots e interconectividade ;
* Serviços de controle de acesso, possibilita, como controles opcionais, gerenciar transações ponto-a-ponto ;
* O controle de tempo limite excedido permite que desenvolvedores definam um necessário mecanismo de desativação usado para o tempo limite de transações ;
* Um reset a nível de função fornece um mecanismo para restaurar funções dentro de um dispositivo multifunção;
* A possibilidade de redefinição do limite de energia permite que os valores limites da alimentação do slot se ajustem a dispositivos de alto consumo ; | | English to Portuguese: Text about USB 2.0 | Source text - English
If a USB 2.0 hub has a full-speed or low-speed device attached to it, it uses a split-transaction protocol to convert all the full-speed
and low-speed transactions to high-speed transactions.
It then forwards the high-speed transactions upstream to the USB 2.0 (EHCI) controller. This allows the USB 2.0 hub to maintain high speed upstream and downstream to its 2.0 devices.
[date of this sample: Jan/2009] | Translation - Portuguese
Se num hub USB 2.0 houver um dispositivo de alta ou de baixa velocidade conectado, ele usa um protocolo de transação de duas etapas para converter todas transações de alta e de baixa-velocidade para transações de alta-velocidade somente.
Isso então encaminha as transações de alta-velocidade diretamente para o controlador USB 2.0 (EHCI). Isso permite que hub USB 2.0 possam manter fluxos de entrada e saída em alta velocidade para seus dispositivos 2.0. | | English to Portuguese: The Trusted Platform Module (TPM) | Source text - English
The Trusted Platform Module (TPM) is a form of platform security. The TPM allows a desktop or portable computer to run applications more securely and to make transactions and communication more trustworthy.
What Is TPM?
The TPM is a security device that holds computer-generated keys for encryption. This hardware helps a system avoid attack by hackers looking to capture passwords and encryption keys to sensitive data.
TPM is a unique hardware device on the system board that can handle various security tasks on a personal computer. The security features provided by the TPM are internally supported by the following cryptographic capabilities of each TPM: hashing, random number generation, asymmetric key generation, and asymmetric encryption and decryption.
Each individual TPM on each individual system has a unique signature initialized during the silicon manufacturing process that further enhances its trust/security effectiveness. Each individual TPM must have an owner before it is useful as a security device.
The process of taking ownership is performed by the TPM customer, who must be physical present at the particular system that requires ownership. After this procedure is completed and the TPM has a unique owner, the trust bond is complete. It is in this state the TPM can effectively be utilized by TPM-aware software for security purposes.
[date of this sample: Jan/2009] | Translation - Portuguese
O Trusted Platform Module (TPM - Módulo de Plataforma Segura) é um tipo de platforma confiável. O chip TPM permite que um computador de mesa ou um computador portátil possa executar aplicações com maior segurança e efetuar transações e comunicações com maior garantia de confiabilidade.
O Que é TPM (Trusted Platform Module)?
TPM é um dispositivo de segurança que armazena chaves de encriptação geradas por computador. Esse hardware ajuda o sistema a evitar ataques efetuados por hackers que tentam capturar senhas e chaves de encriptação que dariam acesso a dados críticos.
TPM é o único dispositivo de hardware na placa de sistema que pode manipular várias tarefas de segurança em um computador pessoal. Os recursos de segurança que TPM oferecem são internamente sustentados pelos seguintes recursos criptográficos de cada TPM: hashing, geração de números aleatórios, geração de chave assimétrica, encriptação e decriptação assimétrica.
Cada TPM individual em cada sistema individual possui uma única assinatura inicializada durante a processo de confecção do silício (fabricação do chip) o que posteriormente amplia a eficácia de sua confiabilidade/segurança. Cada TPM individual deve ter um proprietário para se tornar útil como dispositivo de segurança.
O processo de assumir a propriedade é feita pelo cliente usuário TPM, o qual deve estar fisicamente presente ante o sistema especifico a ser apossado. Uma vez completado esse procedimento e o dispositivo TPM ter adquirido um único proprietário, o laço de confiança estará feito. Agora nesse estado, o dispositivo TPM pode ser utilizado com eficácia para fins de segurança por um software já apropriado a tecnologia TPM. |
More Less | | Bank Transactions, difficult, IT, Video | | Years of translation experience: 3. Registered at ProZ.com: May 2008. | | N/A | | N/A | | N/A | | N/A | | CV available upon request | | fads fasdf asd endorses ProZ.com's Professional Guidelines (v1.0). | | Keywords: Computer Science, IT, Information Technology, Hardware, Software, Programming Language, Systems, Network, Internet, Database, Documentation, Web Site Localization, Blog, Psychology, Psychoanalysis, Religion, Philosophy, Copywriting, Proofreading, Articles, e-Commerce, Translation, brasileiro, SQL, blog, Ads, Google Adwords, adword, cpc, ppc, web 2.0, social network, networking, SEO
Profile last updated
Dec 26, 2010 |
The translation workplace 
Portfolio 
positive
